メッセージを送る
ホーム 製品埋め込まれたSDR

40MHz普遍的なソフトウェアは無線のプラットホームの高性能SDRを定義した

認証
中国 Wuhan Tabebuia Technology Co., Ltd. 認証
オンラインです

40MHz普遍的なソフトウェアは無線のプラットホームの高性能SDRを定義した

40MHz普遍的なソフトウェアは無線のプラットホームの高性能SDRを定義した
40MHz普遍的なソフトウェアは無線のプラットホームの高性能SDRを定義した

大画像 :  40MHz普遍的なソフトウェアは無線のプラットホームの高性能SDRを定義した

商品の詳細:
起源の場所: 中国
ブランド名: Luowave
モデル番号: USRP-LW 2940
お支払配送条件:
最小注文数量: 1部分
価格: USD
パッケージの詳細: 紙箱\紙の箱
受渡し時間: 点の商品か30日
支払条件: T/T
供給の能力: 1部分

40MHz普遍的なソフトウェアは無線のプラットホームの高性能SDRを定義した

説明
帯域幅: 40MHz
ハイライト:

ソフトウェアによって定義されるラジオ2940

,

SDR USRP 2940

,

高性能SDR USRP 2940

普遍的なソフトウェアによって定義される無線のプラットホーム、USRP-LW 2940、40MHz

 

USRP-LW 2940は設計し、配置の次世代の無線通信システムのための高性能、拡張可能なソフトウェア定義されたラジオ(SDR)のプラットホームである。 それは1 USRP-LW X310および2人のWBX-LW 40MHz RFのドーター・ボードから成っている

40MHz普遍的なソフトウェアは無線のプラットホームの高性能SDRを定義した 0

USRP-LW 2940のハードウェア アーキテクチャは50のMHzから2.2 GHz 40Mまでの帯域幅と2つの拡大された帯域幅のドーター・ボード スロットを結合するから。そしてそれはから(PCIeのGigabit/10ギガビットのイーサネット ポート)選ぶために多数の高速インターフェイス、また資源豊富で、ユーザー プログラム可能なKintex-7 FPGAを特色にする。さらに、USRP-LW 2940は多数の開発フレームワーク、多用性がある参照の建築および開いた源のプロジェクトの開いた源の交差プラットホームUHDの運転者を、使用する。

 

USRP-LW 2940のデジタル処理の中心としてXC7K410TはFPGAすべての主要コンポーネント間の高速結合性を提供する。RFの前部分、ホスト インターフェイスおよびDDR3記憶を含んでいる。デフォルトFPGAはデジタルdownconversionおよびデジタルupconversion、調整する良い頻度および他のあるDSP機能ブロック制御するためにUHDsを完全に提供する。ユーザーはモジュールを処理する彼らの自身のDSPを開発し、実行するためにUSRPによって支えられるRFNoCの開発フレームワークと資源豊富なKintex-7 FPGAの予備スペースを、利用できる。

USRP-LW 2940装置のキットは下記のものを含んでいる:1つのUSRP-LW 2940の主要な単位、ギガビット ケーブル、SFP+ギガビットのアダプター、力のアダプター、USB2.0 JTAGケーブル、SMAのコネクターRFケーブル4の根。

 

イーサネット ポートのシリーズおよびXのFPGAのパフォーマンス比較のテーブル シリーズ

  USRP-LW N210 USRP-LW X310
FPGA Spartan3XC3SD3400A Kintex 7 -410T
論理の細胞 53k 406k
記憶 2,268 Kb 28,620 Kb
Multilliers 126 1540
クロック レート 100つのMHz 200のMHz

SyreamingBandwith

チャネルごと(16ビット)

25 MS/s 200 MS/s

 

 

TheUSRP-LW 2940はから選ぶためにいろいろ高速インターフェイスを提供する。装置のパネルで、ギガビットのイーサネット ポートは接続する最も簡単で、最も一般的な方法の1つである。延長帯域幅そして低い潜伏の適用のために、PHY/MACの調査のような、X310はこの決定論操作に有効なバス・インターフェースPCIe x4を提供する。適用が処理するネットワーク録音か複数のノードを使用するとき10ギガビットの港は最もよい選択である。

 

USRP-LW 2940は他のある無線適用を助ける多くの付加的な特徴を含んでいる。例えば、FPGAの設計で、マザーボードの1GB DDR3はデータ緩衝剤処理およびデータ記憶として使用することができる。任意内部GPSDOは50nsよりより少しの同時性の遅れと合わせられたときGPSシステムへの高精度の頻度参照を提供する。ユーザーをGPIOインターフェイスを通してアンプおよびスイッチ、でき事の制動機のようなサポート入力のような外的な部品を制御することを許可し、デバッグする信号を観察する。USRP-LW 2940はまた開発者が容易に新しいFPGAのイメージに荷を積み、デバッグすることを可能にする内部JTAGのアダプターを含んでいる。

 

 

 

連絡先の詳細
Wuhan Tabebuia Technology Co., Ltd.

コンタクトパーソン: Mr. Chen

電話番号: 18062514745

私達に直接お問い合わせを送信 (0 / 3000)