PCIE 40MHz 2954 USRPのソフトウェアによって定義される無線装置1 10ギガビットの港

USRP-LW 2954は設計し、配置の次世代の無線通信システムのための高性能、拡張可能なソフトウェア定義されたラジオ（SDR）のプラットホームである。それは1 USRP-LW X310および2人のUBX-LW 40MHz RFのドーター・ボードから成っている

USRP-LW 2954のハードウェア アーキテクチャは10MHzからの6GHzに40Mまでの帯域幅と2つの拡大された帯域幅のドーター・ボード スロットを結合する。そしてそれはから（PCIeのGigabit/10ギガビットのイーサネット ポート）選ぶために多数の高速インターフェイス、また資源豊富で、ユーザー プログラム可能なKintex-7 FPGAを特色にする。さらに、USRP-LW 2954は多数の開発フレームワーク、多用性がある参照の建築および開いた源のプロジェクトの開いた源の交差プラットホームUHDの運転者を、使用する。

USRP-LW 2954のデジタル処理の中心としてXC7K410TはFPGAすべての主要コンポーネント間の高速結合性を提供する。RFの前部分、ホスト インターフェイスおよびDDR3記憶を含んでいる。デフォルトFPGAはデジタルdownconversionおよびデジタルupconversion、調整する良い頻度および他のあるDSP機能ブロック制御するためにUHDsを完全に提供する。ユーザーはモジュールを処理する彼らの自身のDSPを開発し、実行するためにUSRPによって支えられるRFNoCの開発フレームワークと資源豊富なKintex-7 FPGAの予備スペースを、利用できる。

USRP-LW 2954はから選ぶためにいろいろ高速インターフェイスを提供する。装置のパネルで、ギガビットのイーサネット ポートは接続する最も簡単で、最も一般的な方法の1つである。延長帯域幅そして低い潜伏の適用のために、PHY/MACの調査のような、USRP-LW 2954はこの決定論操作に有効なバス・インターフェースPCIe x4を提供する。適用が処理するネットワーク録音か複数のノードを使用するとき10ギガビットの港は最もよい選択である。

USRP-LW 2954は他のある無線適用を助ける多くの付加的な特徴を含んでいる。例えば、FPGAの設計で、マザーボードの1GB DDR3はデータ緩衝剤処理およびデータ記憶として使用することができる。内部GPSDOは50nsよりより少しの同時性の遅れと合わせられたときGPSシステムへの高精度の頻度参照を提供する。ユーザーをGPIOインターフェイスを通してアンプおよびスイッチ、でき事の制動機のようなサポート入力のような外的な部品を制御することを許可し、デバッグする信号を観察する。USRP-LW 2954はまた開発者が容易に新しいFPGAのイメージに荷を積み、デバッグすることを可能にする内部JTAGのアダプターを含んでいる。